

Фіногенов О.Д., Кот Д.М., Попов О.О.

ННК "ІПСА" НТУУ "КПІ", Київ, Україна

## Оцінка точності скорочення лінійних схем при використанні матричного алгоритму

Метою матричного алгоритму скорочення розмірності математичних моделей RLC схем [1] є побудова макромоделі схеми у вигляді чотириполосника (у загальному випадку  $N$ -полосника). При цьому потрібно задати значення частоти на якій буде використовуватись скорочена схема. Оскільки отримана макромодель незручна для використання в пакетах схмотехнічного проектування, також необхідним є проведення схмотехнічної інтерпретації параметрів чотириполосника.

В якості тестових прикладів використовувались еквівалентні RLC-схеми заміщення механічних компонентів (зокрема балок), які були отримані із скінченно-елементної моделі, побудованої за допомогою ANSYS [2]. Скорочення відбувалося декілька разів, з різними значеннями заданих частот, в результаті чого отримано 4 схеми, кожна з яких моделює одну моду. Для розрахунку скорочених схем використовувався пакет схмотехнічного проектування ALLTED [3]. Перевірка ефективності методу скорочення відбувалася шляхом оцінки відхилення значень власних частот скороченої схеми від отриманих за допомогою ANSYS. Результати моделювання та оцінки відносної похибки ( $E$ ) для скорочених схем заміщення закріпленої однорідної балки з одним ступенем свободи наведено в таблиці 1, АЧХ скороченої схеми, що моделює першу моду зображено на рис. 1.

**Висновки.** Результати експериментів показують, що матричний алгоритм забезпечує досить високу точність, але отримані в результаті скорочення схеми моделюють лише одну моду на заданій частоті. Похибка, виміряна в процесі оцінювання точності, є інструментальною та обумовлена обмеженнями ЕОМ, на яких виконується алгоритм.

### Література

- Петренко А.И. Алгоритм сокращения размерности моделей RLC-схем. / Петренко А.И., Петренко И.А. // Электроника и связь. – 2004. – №23. – С. 49–56.
- Ладогубец В.В. Методика построения моделей механических компонентов МЭМС для пакетов схмотехнического проектирования / Ладогубец В.В., Чкалов А.В., Безносик А.Ю., Финогенов А.Д. // Электроника и связь: тематический выпуск "Электроника и нанотехнологии". – 2009. – Ч. 1, № 2/3. – С. 298–305.
- Petrenko A. ALLTED – a computer-aided engineering system for electronic circuit design / Petrenko A., Ladogubets V., Tchkalov V., Pudlowski Z. – Melbourne: UICEE, 1997. – 205 p.




Рис. 1. АЧХ скороченої схеми (мода 1)

Табл. 1. Оцінка точності скорочення

№ моди	Початкова схема ANSYS	Скорочені схеми			
		№1	№2	№3	№4
1, Гц	1336.3	1338.3	–	–	–
2, Гц	4009.3	–	4008.2	–	–
3, Гц	6683.3	–	–	6678.1	–
4, Гц	9358.9	–	–	–	9354.5
E, %	–	0.15	0.03	0.08	0.05